Tot nu hebben we kringen
gezien waarbij de toestand van de uitgang uitsluitend van
de toestand aan de ingang afhing. Dit noemt men
"combinatorische logica": de uitgang hangt af van de logische
combinatie van de huidige toestand van de ingangen.
In dit deel bekijken we de principes van de zgn.
"sequentiële logica". Bij dit soort logica hangt het uitgangssignaal af van de voorbije toestand
van de ingangen.
|
Basisschakelingen
|
De bistabiele
flipflop :
|
Bistabiel, omdat de
kring twee stabiele toestanden kent. Dit betekent dat de
uitgang stabiel in de ene of de andere toestand blijft nadat er een impuls
werd toegevoerd.
Daar tegenover staat de monostabiele
kring waarbij na enige tijd de kring naar zijn initiële toestand (de stabiele) terug
keert.
|
|
De RS-flipflop
:
|
|
|
De RS-flipflop bestaat uit twee NAND poorten.
De uitgang Q wordt met de R negatief (met streepje bovenaan) verbonden, de uitgang Q negatief is met de ingang S negatief verbonden.
(de tweede ingangen wel te
verstaan)
|
Hierboven zie je het symbool voor deze RS-kring.
S
(set) door Q op 1 te zetten
R (reset) door Q op 0 te zetten
|
We zien bij de RS twee
ingangen (R en S) en een uitgang
Q. (De complementaire van Q (of Q negatief met streepje bovenaan) is eveneens beschikbaar). Een puls op S veroorzaakt Q
naar 1 toestand, een impuls op R doet
Q
naar 0 gaan.
|
Qn
|
S
|
R
|
Qn+1
|
0
|
0
|
0
|
0
|
0
|
0
|
1
|
0
|
0
|
1
|
0
|
1
|
0
|
1
|
1
|
?
|
1
|
0
|
0
|
1
|
1
|
0
|
1
|
0
|
1
|
1
|
0
|
1
|
1
|
1
|
1
|
?
|
|
De voorgaande toestand
Qn wordt hiernaast voorgesteld, S en R zijn de
ingangen en Qn+1 de uitgang (of toestand) NA
de actie op de ingangen.
De waarde "?" is een onzekerheid van de toestand.
Vaststelling
:
Als S et R
beiden 1 zijn, dan bestaat er een onzekerheid over de
toestand van de uitgang
Q.
Deze flipflop kan als een geheugen gezien worden tot er een
nieuwe actie op de ingangen 1 of 0 gebeurt.
Probeer de tabel hiernaast
te lezen en begrijpen.
|
Een praktisch voorbeeld: je
wenst een toestel met twee drukknoppen te
bedienen. Eén voor het aanzetten en
één voor het uitzetten. Als we "S = 1" zetten,
gaat het toestel aan, want de vorige toestand was uit
(in ons voorbeeld). Deze toestand blijft behouden tot we
op "R" drukken waardoor de toestand hersteld wordt.
|
|
Het probleem
van de schakelaars :
|
Wie wat experimenteert zal
snel ondervinden dat het gebruik van schakelaars om een
gewenste ingangen aan te sturen, niet zo evident is. Zonder
enige voorzorg wordt de uitgang niet steeds dat wat je zou
verwachten. In praktijk gedraagt zo'n schakeling zich soms wisselvallig en dat is uiteraard
niet gewenst. Het indrukken van de schakelaar ligt aan de
basis van dit probleem.
Trillingen bij het openen of
sluiten van schakelaars (het "dendereffect") laten de digitale
schakeling denken dat de geproduceerde pulsen individuele
schakelmomenten zijn. Indien zo een schakeling wordt gevolgd door
bijvoorbeeld een teller, wordt het resultaat
duidelijk: hij zal een groot
aantal pulsen aantonen en dat is wel niet de bedoeling.
Een hulpschakeling tussen de drukknop en de teller kan het probleem oplossen. Hieronder volgt het
schema.
|
De schakeling rechts verduidelijkt dit.
De ingangen R et S worden via
weerstanden met Vcc verbonden. De schakelaar kan NOOIT gelijktijdig
een 1 of een 0 aan de S of R ingang brengen. Wat wél kan, is
meer dan één puls op bijv. S, maar dit heeft geen
gevolg voor de RS flipflop; de R blijft ondertussen
ongemoeid. Anders uitgedrukt: de eerste puls stuurt de
flipflop naar 1. Deze toestand blijft opgeslagen
door de R S werking. Andere pulsen op S hebben geen
effect.
|
|
|
|
Synchroon
|
Asynchroon
|
Indien we de uitgang van
een schakeling bij middel van een ander signaal (bias
genaamd) op een gewenst moment kunnen laten reageren, noemen we
deze schakeling synchroon. Een meer voorkomende benaming is
"clock"
|
Als je niet over zo een
aansturing beschikt, kan de omschakeling niet op een
bevel gebeuren maar op een willekeurig moment van zodra de
ingangssignalen aanwezig zijn.
|
|
|
De RSC-flipflop
:
|
Dit is een uitbreiding van
de RS-flipflop. Volgens de combinatie van de ingangen EN de
voorgaande toestand, kan de uitgang onbepaald zijn. Zie de
tabel hierboven. Door een bijkomende ingang kunnen we hier iets
aan doen. We evolueren dan tot de RSC-flipflop.
|
Deze RSC is een flipflop
met een bijkomende aansluiting C of "clock". Deze ingang laat
al dan niet de overgang van de RS toe, en dit ongeacht
de toestand aan de echte ingangen S en R.
Indien C=1, werkt de RS flipflop
als een standaard R S .
Indien C=0, hebben de ingangen
geen effect op de RS. Die blijft in de laatste toestand
bestaan (opgeslagen). Men zegt dat de RSC
synchroon
is met de clock. Immers
elke verandering aan de uitgangen hangt van de
toestand van "clock" C af.
Je kan dit
nagaan door op de ingangen een niveau aan te brengen terwijl
C op 0 staat. Daar het hier om NAND poorten gaat, zijn beide
uitgangen 1 en dit ONAFHANKELIJK van R en of S. Plaats nu
een 1 op C en vervolledig de gedachtengang. De uitgangen
zullen nu wel omschakelen volgens de ingang.
We
onthouden dat de flipflop enkel kan werken of omschakelen
als C=1
|
|
|
|
|
De D-flipflop
:
|
Een variante op het vorige. De D-flipflop heeft nog een R ingang maar die is nu enkel
inwendig in de schakeling doorverbonden. De S klem heet nu "D"
(afgeleid van DATA of gegeven). Door dit bijzonder opzet is
het nooit mogelijk dat de combinatie S=R=0 of 1 zou
bestaan.
De enige mogelijke combinaties zijn: S=0, R=1 .
De uitgang Q zal het niveau aan de ingang aannemen (die we nu D
noemen) als de clock dit toelaat.
Als C=1, zal Q de toestand Data volgen, als C=0, zal de
flipflop de laatste toestand behouden.
Met andere woorden, men
klokt de ingang D naar uitgang Q.
|
|
|
Er bestaan meerdere types
van D-flipflop's, bijv. het Latch-D-type waarbij de uitgang
reageert op het niveau ingang en het niveau op C, en
Edge-triggered-type op de ingang en stijgende of dalende flank
van C.
|
|
Hiernaast ziet je een
overzicht in de tijd van beide voorbeelden. Met enige moeite
zie je het verschil tussen de twee soorten.
C= clock
D= data of gegeven.
|
|
|
De JK-flipflop
:
|
De RSC is klassiek maar enkel de
combinatie S=1 en R=1 zijn toegelaten (niet meer de onbepaalde
toestand). Door inwendig de nodige verbindingen te leggen
krijgen we de waarheidstabel zoals hieronder. De S
en R worden nu J en K.
|
|
J
|
K
|
C
|
Q
|
0
|
voordien
onbepaald
|
Qn-1
|
0
|
0
|
1
|
Qn-1
|
0
|
1
|
1
|
0
|
1
|
0
|
1
|
1
|
1
|
1
|
1
|
/Qn-1
|
|
Op dit ogenblik zal men
eerder schakelen op de flanken ( meestal op de stijgende
flank) van de klok en niet op basis van niveaus. Men kan
zeggen voor de JK-flipflop dat als J=1, de uitgang Q de
uitgang naar 1, als K naar 1 gaat, zal Q naar 0
gaan.
Als J en K = 0, verandert
de opgeslagen toestand niet, als J en K = 1 zal de flipflop bij elk
front van de clock omslaan.
JK-flipflops worden
gebruikt om telschakelingen te ontwikkelen, ze zijn daarbij een basiselement.
|
|
Nog iets over
symbolen :
Als de werkingscondities van flipflops omschakelen onder
inwerking van de flanken van het ingangssignaal en niet van niveau's, zet men
een >-teken bij de clockingang.
|
|
|
Monostabiele
flipflop :
Tot nu zagen we de bistabiele flipflop en merkten dat
steeds een nieuwe impuls nodig is om naar een andere toestand over
te gaan.
Met de monostabiele is dit
anders: er bestaat maar één stabiele toestand. Bij
verandering zal de schakeling na enige tijd "t" naar de oorspronkelijke
toestand terugkeren.
Men gaat van een stabiele
toestand over naar een andere toestand de "quasi stable"
, onder invloed van de ingang.
|
|
Hiernaast een monostabiele schakeling
samengesteld uit NOR poorten. Het is duidelijk dat de tijdconstante wordt bepaald door RC. Het vergroten van C en
/of van R komt neer op een vergroting van de tijdconstante
en de "quasi stable" toestand wordt verlengd.
|
Hoe werkt dit schema ?
In rust leggen e1 op 0, en
veronderstellen we e2 ook op 0, de uitgang van deze
NOR poort is 1. De ingang f1 is 1
daar aan +Vcc via R verbonden, f2 is 0 door direct aan massa
verbonden te zijn. De uitgang is dan 0. Als er niets aan
ingang e1 gebeurt zal er niets veranderen. De toestand is
stabiel in rust.
e1
|
e2
|
S1
|
f1
|
f2
|
S2
|
0
|
0
|
1
|
1
|
0
|
0
|
Brengen we nu een logische
1 aan op ingang e1.
De ingang e2 is nog steeds 0, de uitgang S1 gaat naar 0 en
dit niveau wordt aan f1 gelegd. De condensator zal opladen
via weerstand R volgens de tijdconstante RC
De uitgang S2 gaat naar 1.
Eenmaal de condensator geladen na een tijd functie van RC "t",
wordt ingang f1 terug 1 en veroorzaakt het overslaan van S2
naar 0, of de stabiele toestand.
|
|
|
|
De Schmitt-
trigger :
Als laatste van de basisschakelingen bekijken we de
"Smitt-trigger", aangezien deze kring vrij
frequent gebruikt wordt.
De kring omvat twee
drempels waarbij de flipflop kan omslaan van
één stabiele toestand naar een andere. Het
gaat om één niveau "hoog" en één
niveau "laag". Deze eigenschap komt goed van pas
om een signaal met een of andere willekeurige ( analoge )
vorm om te zetten in een ( digitaal verwerkbare ) vierkantsgolf.
|
|
Bemerk de terugkoppeling
van de uitgang via een spanningsdeler R1-R2 naar de
ingang.
Stellen we ons een zeer laag ingangsniveau voor dat
we als een 0 kunnen beschouwen. De uitgang van de eerste gate is 1.
De spanning op S2 is 1.
Stel nu dat de spanning aan de ingang stijgt dan zal op
een bepaald moment de eerste NAND omslaan en S2 meetrekken
naar 1. De toestand van de ingang wordt versterkt en
het geheel blijft stabiel.
Omgekeerd, als aan de ingang het signaal gaat dalen zal
plots de toestand terugkeren naar de vertrektoestand.
Bij
dit soort schakeling zijn de waarden van de weerstanden
belangrijk. Immers, stel dat er teveel van uitgang S2
teruggekoppeld wordt dan blijft de toestand onveranderd en
werkt de kring niet. Er bestaan voor deze toepassing specifieke IC's met alles erop
en eraan. Geen zorgen dus: je kiest beter zo een IC dan te proberen de
functie zelf samen te stellen met twee IC's.
|
|
|
|
|
Deze stof is natuurlijk slechts
een inleiding voor diegenen die digitale
technieken dieper willen bestuderen. Er bestaat nog een veelvoud van soortgelijke basiskringen die ook nog meer complexe functies aankunnen.
Voor het radioexamen is dit
minder belangrijk.
|